[实用新型]使用表面黏接技术的芯片测试脚座

说明书

技术领域

本实用新型是有关于一种使用表面黏接技术(Surface MountTechnology，SMT的芯片测试脚座(chip testing socket)，且特别是有关于一种用于对芯片进行测试时的使用表面黏接技术的芯片测试脚座。

背景技术

一般而言，当芯片制造完成之后，必须将此芯片进行测试，方可确保此芯片的功能的正确性。传统用以测试芯片的方法是为，先将一测试芯片用的芯片测试脚座固定于一电路板上。然后，再将待测芯片置于芯片测试脚座中。此时，可借由芯片与电路板的电性连接，来测试此芯片的功能。

使用球格阵列封装(Ball Grid Array，BGA)的芯片是使用突起状的电极，排成阵列状来代替插脚(pin)。而且，球格阵列封装的芯片是可经由表面黏接技术，固定于电路板的焊垫(pad)上。然而，传统的用以测试球格阵列封装的芯片的芯片测试脚座是使用阵列直插式封装(DualIn-Iine Package，DIP)的针脚。所以，此种芯片测试脚座是无法插接于上述的具有焊垫的电路板上。

因此，当要对将固定于电路板上的球格阵列封装的芯片进行测试时，必须另外设计一种可适合于上述的使用阵列直插式封装的针脚的芯片测试脚座的电路板。此种电路板上必须具有通孔(hole)，用以固定上述的芯片测试脚座。对于具有焊垫的电路板而言，只需4层基板即可达到所需的功能，而对于具有通孔的测试用的电路板而言，则必须有6层基板。因为层数不同，所以测试用的电路板必须进行重新布局(Ie-layout)的动作。因为必须经过重新布局的动作来产生测试用的电路板，如此，将使得测试所需的成本升高，而且浪费时间，延误产品时程。而且，此测试用的电路板的电性特性并不完全与原来的电路板相同，电路板的阻抗较难以控制，使得所量测的芯片的信号的准确性减低。

为了解决上述问题，传统的另一种芯片测试脚座的作法是，使用表面黏接技术将芯片测试脚座固定于电路板上。但是，此种芯片测试脚座的面积是大于电路板上用以配置芯片的面积，故而，当此种芯片测试脚座的针脚借由锡球或锡膏黏接于电路板上时，将产生无法正确对位的问题。因为此种芯片测试脚座常常无法正确地对准所要黏接的焊垫，所以，将此种芯片测试脚座固定于电路极上时的失败率是很高的。另一方面而言，因为此种芯片测试脚座的针脚的端，或很可能有不位于同一平面上的情形。所以，将此种芯片测试脚座固定于电路板上时，极可能有接触不良的情况发生。如此，将会影响到电性信号的传送而使得测试的准确度降低。

发明内容

有鉴于此，本实用新型的目的就是在提供一种使用表面黏接技术的芯片测试脚座。此芯片测试脚座具有视窗，可以准确地对位于电路板上，并且可以有效地解决针脚的端点不位于同一平面上，所产生的接触不良的问题，以减少将芯片测试脚座与电路板电性连接的失败率，并使电性信号传送良好以提高测试的准确度。而且本实用新型更可以降低测试所需的成本，并缩短时程。

根据本实用新型的目的，提出一种使用表面黏接技术的芯片测试脚座(chip testing socket)，用以放置一待测试的球格阵列封装的芯片。此芯片是可使用表面黏接技术固定于一电路板上。此芯片测试脚座包括基座，而此，基座上则是包括有多个视窗，用以对电路板进行对位。基座是使用表面黏接技术因定于电路板上。另外，基座上更具有多个弹性针脚，且此些弹性针脚是用以与电路板电性连接。

此芯片测试脚座还可包含一固定座，而此固定座是用以将芯片固定于基座上，并且此固定座是以可拆除的方式固定于基座上。

上述的芯片测试脚座，其特点在于所述的基座是至少包括有一第一基板、一第二基板、与一第三基板，该第一基板、第二基板与第三基板是各包括有多个第一孔洞、第二孔洞与第三孔洞，该第一孔洞的直径是略大于该杆部的直径，该第二孔洞的直径是略大于该环状突出部的直径，而该第三孔洞的直径是略大于该筒状部的直径。

为了更好地实现上述目的，本实用新型还提供了一种弹性针脚，用以配置于一基座上，该基座是用以放置一芯片，其特点在于：该弹性针脚包括：一针脚上部，包括一凹面状针头与一杆部，该凹面状针头是可使该弹性针脚与该芯片的突起状电极达到良好的电性连接，该杆部是与该凹面状针头相连接；以及一针脚下部，该杆部是插置于该针脚下部中，且该杆部是经由一弹性体与该针脚下部相连。

上述的弹性针脚，其特点在于而该针脚下部更包括一环状突出部与一筒状部，该杆部是通过该弹性体与该筒状部相连接。