[发明专利]电平移位电路和半导体集成电路

权利要求书

1.一种电平转换电路，包括：

第一电路，包括用于接收具有第一信号幅度的第一信号的第一输入端、用于提供具有大于上述的第一信号幅度的第二信号幅度并处于与上述的第一信号相同相位的第二信号的第一输出端和用于提供具有大于上述的第一信号幅度的第二信号幅度并处于与上述的第一信号相反相位的第三信号的第二输出端；以及

第二电路，包括在第一电压端和第二电压端之间串联连接源-漏通路的第一p沟道型MOS晶体管、第二p沟道型MOS晶体管、第一n沟道型MOS晶体管和第二n沟道型MOS晶体管，并且上述的第一p沟道型MOS晶体管的漏极和上述的n沟道MOS晶体管的漏极与第三输出端连接；

其中根据从上述的第一电路中的上述的第一输出端提供的上述的第二信号的信号改变或者从上述的第一电路中的上述的第二输出端提供的上述的第三信号的信号改变，不论哪个信号在信号电平变化较快，上述的第二电路形成具有上述的第二信号幅度的第四信号，并且从上述的第三输出端提供上述的第四信号。

2.根据权利要求1的电平转换电路，进一步包括延迟器装置，用于延迟从上述的第一电路中的上述的第一输出端提供的上述的第二信号或者从上述的第一电路中的上述的第二输出端提供的上述的第三信号以控制上述的p沟道型MOS晶体管和上述的第一n沟道型MOS晶管，或者上述的第一p沟道型MOS晶体管和上述的第二n沟道型MOS晶体管。

3.根据权利要求1的电平转换电路，其中根据输入到MOS晶体管中的栅极的信号而将与上述的栅极输入信号相匹配的信号提供到MOS晶体管的源极或漏极的电路确定为一个级，通过从上述的第一电路中的上述的第一输入端经由上述的第二输出端到达上述的第二电路中的上述的第三输出端的信号的电路级数目和通过从上述的第一电路中的上述的第一输入端经由上述的第三输出端到达上述的第二电路中的上述的第三输出端的信号的电路级数目是相等的。

4.根据权利要求1的电平转换电路，其中在上述的第二电路中上述的第二p沟道型MOS晶体管或第一n沟道型MOS晶体管的状态随在从上述的第一电路提供的上述的第二信号或第三信号中的变化而改变。

5.根据权利要求1或4的电平转换电路，其中使作上拉用的高电阻元件和作下拉用的高电阻元件分别与上述的第一p沟道型MOS晶体管和上述的第二n沟道型MOS晶体管并联连接。

6.根据权利要求1或5的电平转换电路，其中把上述的第一p沟道型MOS晶体管的栅宽度和栅长度之间比率设定到大于上述的第二p沟道型MOS晶体管的栅宽度和栅长度之间比率，并且把上述的第二n沟道型MOS晶体管的栅宽度和栅长度之间比率设定到大于上述的第一n沟道型MOS晶体管的栅宽度和栅长度之间比率。

7.根据权利要求1的电平转换电路，其中进一步设有置用于使上述的第一信号逻辑反相的第一反相器，上述的第一电路具有用于接收上述的第一反相器的输出信号的第二输入端并且由栅极端分别与上述的第一输入端和第二输入端连接的第三n沟道型MOS晶体管和第四n沟道型MOS晶体管、源-漏通路与上述的第三n沟道型MOS晶体管串联连接和栅极端与上述的第四n沟道型MOS晶体管中的漏极连接的第三p沟道型MOS晶体管以及源-漏通路与上述的第四n沟道型MOS晶体管串联连接和栅极端与上述的第三n沟道型MOS晶体管中的漏极连接的第四p沟道型MOS晶管组成上述的第一电路，使上述的第一输出端与上述的第四n沟道型MOS晶体管中的漏极连接，使上述的第二输出端与上述的第三n沟道型MOS晶体管中的漏极连接，以及把用于使上述的第二信号逻辑反相的第二反相器与上述的第一输出端连接。

8.根据权利要求7的电平转换电路，其中在上述的第二电路中上述的第二p沟道型MOS晶体管或第一n沟道型MOS晶体管的状态随在上述的第二信号或上述的第二反相器的输出信号中的变化而改变，不论哪个信号改变快。

9.根据权利要求8的电平转换电路，进一步包括根据从上述的第一电路中的上述的第一输出端提供的第二信号或上述的第二反相器的输出信号，不论哪个信号改变的慢，控制上述的第一p沟道型MOS晶体管和第二n沟道型MOS晶体管的第三反相器。