[发明专利]寄存器文档电路

说明书

技术领域

本发明涉及一种寄存器文档电路，可在诸如处理器或处理器内核中应用。本发明还涉及可在诸如处理器或处理器内核的管道环中应用的一种寄存器重命名法。

背景技术

在高性能计算过程中，通常要求目标机(如微处理器)高速执行指令，软件管道环中循环寄存器重命名的需求随之增大。指令执行时间一般由应用程序中的环结构决定。为高速执行指令，处理器可以划分多个单独的执行单元，其中每个单元可在其它执行单元执行指令时并行地执行一条或多条指令。

通过这些指令执行单元，可设定由多个单个的等级构成的所谓的软件管道。每个软件管道等级与特定指令执行单元没有固定的物理对应关系。当应用程序中的环结构被编译时，构成环的某个迭代的机器指令被列入执行进程表，以便由不同的指令执行单元根据软件管道进程表来执行。该进程表分成连续的等级，采用一种允许不同的指令执行单元以重叠方式进行多重迭代的方法，将机器指令列入进程表，其中在各连续迭代的初始点之间有选定环初始时间间隔。当迭代i第一级结束进入第二级时，下一个迭代i+1第一级开始执行。这样，迭代i+1的第一级指令与迭代i的第二级指令同时执行。

在这样的软件管道环中，每一时刻通常存在某一个环的部分完成态下的多个迭代。因而，该环内每个计算值可能有多个活拷贝。为区分这些值并相对于当前迭代对其进行识别，寄存器内存放的每个值的名称需要在环执行期间的各个确定时刻进行变更。这些更名点对编译器已知，编译器还确定每条指令内所需的寄存器名，以便根据计算每个值的迭代访问该值。

就每条汇编码指令内的寄存器标识符而言，寄存器内存放的值的名称对程序或编译器已知。静态寄存器的重命名是为了确定一种方案，以使得这些寄存器的标识符可以在程序运行期间，基于程序或编译器可预知的某种转换方案转换为实际的寄存器编号。

例如，若给迭代1所用寄存器r1赋值x，一种典型的重命名方案是使该值也可用于迭代2所用寄存器r2和迭代3所用寄存器r3，依此类推。编译器或程序负责采用一种能保证环正常运行的方式给每个值分配寄存器标识符。

在软件管道环中，通常会有需要在管道中不同指令间相互联系的环变量值，即需要在环的每个不同迭代中重新计算的表达式。为处理这样的环变量值，可以将它们存放在所谓的循环寄存器文档中。在这种情况下，给每个环变量值在循环寄存器文档内分配一个逻辑寄存器编号，此逻辑寄存器编号在不同的迭代中保持不变。在循环寄存器文档内，每个逻辑寄存器编号被映象到该寄存器文档内的一个物理寄存器上，每当开始进行一个新迭代，即每当管道边界关闭的时候，这种映象就循环一次。这样，不同迭代中的相关指令都可引用同一个逻辑寄存器编号，使编译过的指令简单，同时避免一个迭代得出的值被随后执行的其它迭代指令重写。

若采用这种寄存器重命名方案，那么在处理器执行指令前，对于软件管道环中的每一次寄存器访问，首先必需进行寄存器映象处理将寄存器标识符转换成实际的寄存器编号。该映象过程在程序运行期间完成，从而在对速度，要求很高的活动中，对处理器提出了额外的时间要求。因此希望映象过程所花的时间尽可能短。

在我们共同提交待批的英国专利申请No.0004582.3中，介绍了能够进行这种映象的映象电路。该映象电路接收逻辑寄存器编号作为输入值，在预先选定的允许值范围内产生输出值，来表示实际的物理寄存器编号。该电路同时产生两个备选输出值，第一个备选输出值与收到的输入值相差第一偏量值，第二个备选输出值与收到的输入值相差第二偏量值。对于预先选定的允许输入值范围内的任一输入值，第一个与第二个备选输出值中有一个位于预先选定的输出值范围内，而另一个则超出了该范围。该电路确定哪一个备选输出值位于预先选定的输出值范围内，并选定其作为最后的输出值。位于范围内的备选输出值的确定也与第一及第二备选输出值本身的产生同时进行。尽管该映象电路在大多数实际应用中运行得相当快，人们仍然希望设计出映象进行得更快的寄存器文档电路。

发明内容

根据本发明的第一方面，寄存器文档电路包括：多个物理寄存器；分别对应于物理寄存器的多个标记存储部分，其中每一个部分存放表示一个逻辑寄存器标识符(ID)的标记，该标识符被分配给相对应的物理寄存器；寄存器选择装置，用于接收逻辑寄存器ID并选择所述标记与收到的逻辑寄存器ID相匹配的那一个物理寄存器；以及标记变更装置，可通过将至少一个标记存储部分存放的标记转移到另一个所述标记存储部分，变更所存放的标记，从而改变所述物理寄存器之一与至少一个逻辑寄存器ID之间的映象关系。