[发明专利]并行特博格栅编码调制

权利要求书

1.一种用于turbo编码的格栅码调制的编码器，包括用于存储输入数据的编码器数据块，和至少两个并行递归系统卷积编码器，所述递归系统卷积编码器被连接来并行地从所述编码器数据块接收数据。

2.根据权利要求1的编码器，其中每个所述并行递归系统卷积编码器包括：第一组加法器，每个加法器被连接来接收来自所述编码器块的多个数据流；第二组加法器，被连接到第一组加法器中的相应加法器的输出；和延迟单元，用于以递归方式将所述第二组加法器的输出馈送到它们的输入。

3.根据权利要求2的编码器，其中每个所述并行递归系统卷积编码器进一步包括：再一个加法器，其被连接来接收来自所述编码器块的一些所述数据流和一些所述延迟单元的输出，所述再一个加法器的输出提供所述递归系统卷积编码器的输出。

4.根据权利要求2的编码器，其中所述输出代表差错校验比特。

5.根据权利要求2的编码器，其中所述数据流代表所述编码数据的最低有效位。

6.一种用于turbo编码的格栅码调制信号的解码装置，包括对输入信号执行前向和后向迭带的一对解码器，和交织器，解交织器，每个解码器采用n个软比特输入用于每个turbo解码器迭带，其中n是大于1的整数。

7.根据权利要求6的解码装置，其中计算2ⁿ个概率值并从概率值中获得对应的差错校验比特。

8.根据权利要求7的解码装置，其中每个解码器包括一正规化单元和一用于执行LOG-ADD操作的单元，以便执行所述迭带。

9.根据权利要求8的解码装置，其中用于执行LOG-ADD操作的单元包括一查找表和一MAX操作单元。

10.一种对turbo格栅编码调制信号进行解码的方法，包括：

取用n个软输入比特，其中n是大于1的整数；

确定所述n个比特的可能组合的概率值；和

并行地对所述输入比特执行前向和后向迭带，以产生解码输出。

11.根据权利要求10的方法，包括首先获得值γ_i(R_k，s′，s)，其中 γ j ( R k , s ' , s ) = log ( Pr ( d k = j , S k = s , R k | S k - 1 = s ' ) ) = P j k + P ck ( m ) ]]>使值γ_j(R_k，s′，s)正规化，并对值γ_j(R_k，s′，s)执行前向和后向递归。