[发明专利]半导体装置及其制造方法

说明书

本发明涉及具备有存储单元及CMOSFET的半导体装置的改进，存储单元由用强电介质电容控制栅极电位的场效应晶体管构成。

具有场效应晶体管的半导体存储器已为众人熟知，场效应晶体管在栅中包含有由强电介质膜构成的不易擦除存储部，被称作MFISFET、MFSFET、MFMISFET。(以下，在本说明书中称为强电介质FET)图6是已有MFISFET型强电介质FET的截面结构图。如图所示，已有的强电介质FET包括：采用硅(Si)衬底101，在Si衬底101上生长的SiO₂膜102，在SiO₂膜102上生长由锆钛酸铅(PZT)或钛酸铋锶(SBT)等金属氧化物构成的强电介质膜103，由Pt等导电材料构成的栅电极104，在栅电极104两侧的Si衬底101内分别设立源区105和漏区106。位于SiO₂膜102下方的Si衬底101区域成为沟道区。

在图6所示的结构中，根据栅电极与Si衬底间所加电压的极性，在强电介质膜103中产生上向(上方成为正极的偶极子状态)或下向(下方成为正极的偶极子状态)的极化，电压撤除后极化状态仍然保留，具有磁滞特性。而且，在栅电极104不加电压的情况下，与这两种相反的残留极化状态相对应，强电介质FET沟道区107的电位深度处于不同的两种状态。另一方面，强电介质FET源一漏间的阻抗值随沟道区107的电位深度而变化。因此，对应强电介质膜103两类残留极化状态，源一漏间的阻抗就处于高值态或低值态，只要强电介质膜103保持在残电极化状态，源一漏间的阻抗就显示两类不同值中的任一种状态，这样，用强电介质FET就可以构成不易擦除存储器件。

而且，在采用旧式强电介质FET的不易擦除存储器件中，强电介质膜103产生下向残留极化状态对应数据“1”，产生上向残留极化状态对应数据“0”。为使强电介质膜103产生下向残留极化，假如将Si衬底101的背面作为接地电位，栅电极104加正电压后，再将栅电极104返回到接地电位。为使强电介质膜103产生上向的残留极化，假如将Si衬底101的背面作为接地电位，在栅电极104上加上负电压后，再将栅电极104返回到接地电位。

但是，过去对于这种强电介质FET适宜于在集成电路中工作的结构缺乏充分研讨，因此，当用强电介质FET作为存储单元構成存储器列阵工作时，包含存储器列阵、列阵驱动电路、微处理器等逻辑电路的半导体装置实现高集成、低成本化相当困难。

本发明使由强电介质FET构成的存储单元适宜于在集成电路中工作，可以提供包含有存储器和控制存储器的晶体管的混载型半导体装置。

本发明的半导体装置具备下述各部份：半导体衬底，制作在半导体衬底上的由栅绝缘膜、栅电极及源·漏区域组成的MISFET，制作在所述半导体衬底上的由强电介质膜、控制栅电极及源·漏区域组成的强电介质FET，控制栅电极制作在强电介质膜上。

由于强电介质FET与MISFET都设置在同一半导体衬底上，强电介质FET可以作为存储单元用，MISFET可以作为驱动存储单元的晶体管用。也就是说，它可以提供一个同时包含有存储单元及控制存储单元的晶体管的集成化混载型半导体装置。

所述强电介质FET，具备以下各部分：制作在所述半导体衬底内所述源·漏区域间的栅绝缘膜；制作在该栅绝缘膜上的栅电极；覆盖在栅电极上的层间绝缘膜；制作在层间绝缘膜上的中间电极；连接中间电极与所述栅电极的接触材料。由于强电介质FET的强电介质膜设置在中间电极上，在强电介质膜与半导体衬底间有一层层间绝缘膜，它可以抑制因强电介质膜成份元素向半导体衬底的扩散而引起的强电介质FET特性变坏。

由于强电介质FET的栅电极与所述MISFET的栅电极由同一导电膜形成，可以降低制造成本。

由于具有与所述中间电极连接的第1布线和与所述控制栅电极连接的第2布线，在第1和第2布线间加上电压，可使所述强电介质膜产生极化，而且可以任意调整使强电介质膜产生上向极化和下向极化所加电压的绝对值，有可能提供一种消除因强电介质膜极化逐渐减弱的干扰现象引起读出误差的写入方法。

半导体装置最好由多个所述强电介质FET组成的存储电路部和由多个所述MISFET组成的控制电路部构成，控制电路用来控制所述存储电路。

本发明的半导体装置制造方法，包含以下工序：(a) 在半导体衬底上，形成第1沟道型MISFET栅绝缘膜及栅电极、

第2沟道型MISFET的栅绝缘膜及栅电极、强电介质FET的栅绝