[发明专利]保护层的制造方法

说明书

本发明涉及一种保护层的制造方法，特别是涉及一种可提供较高硬度的保护层的制造方法。

在半导体的制造过程中，导电结构之间通常是以介电材料作为隔离导电结构的绝缘层。其中，导电结构例如是内连线(Interconnect)、栅极或介电插塞(plug)。随着半导体元件的线宽的不断减小，相邻的导线的间距也随着缩小，因此一般用于介电层的材料例如含有氢的硅酸盐(hydrogensilsesquioxane，HSQ)及含甲基的硅酸盐(methyl silsequioxane，MSQ，介电常数约介于2.6至2.8之间)等，为介于低介电常数的介电材料。

然而，这些低介电常数的介电材料通常具有多孔性，且材料较为柔软，因此，在后续导线接合工艺中，将无法提供一相对应力，使得导线与焊垫间的粘着性不良，此外，由于其多孔性质，因此水气易于进入介电材料之中，而使得介电材料的介电常数不稳，甚至产生漏电流的问题，而降低元件的可靠性。

因此本发明就是在提供一种保护层的制造方法，即在介电层上形成衬层，可提供后续导线接合工艺中，导线与焊垫间有较佳的粘着性，同时也可避免水气进入介电层，以提升介电层的稳定性，避免产生漏电流的问题，因而提高产品的可靠性。

本发明提出一种保护层的制造方法。首先，提供具有半导体元件的基底，然后，在提供具有半导体元件的基底上形成介电层，接着，在介电层上形成衬层，之后，在衬层上形成焊垫以电性连接基底中的半导体元件与外界的构装支架，然后，在基底上形成保护层，以保护芯片的电路与元件，接着，去除部分保护层，而暴露出部分焊垫，之后，在焊垫上进行导线接合工艺。

在上述的步骤中，其中衬层的材料例如为含氟玻璃(fluorosilicate glass，FSG)或者氮化硅，且此衬层也可以为多层堆叠的结构。而介电层的材料例如是硅酸盐类等具有低介电常数的材料。

本发明在介电层上形成衬层，此衬层具有一种较高的硬度，提供后续导线接合工艺中有一相对应力，使导线与焊垫有较好的粘着性。此外，因介电层为低介电常数的材料，具有多孔性质而使水气易于进入，因此在介电层上形成硬度较高的衬层，可避免水所进入，造成介电常数不稳，以及产生漏电流的问题。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：

图1是根据本发明一优选实施例的一种保护层的制造流程剖面图。

100：半导体基底

102：介电层

104：焊垫

106：导线

108：保护层

110：衬层

实施例

图1绘示依照本发明一优选实施例的一种保护层的制造方法剖面图。

参照图1，首先，提供一种具有数种半导体元件(未图示)的基底100，在基底100上形成介电层102，介电层102的形成方法例如为化学气相沉积法，且介电层102为低介电常数的材料，例如是硅酸盐类，优选的是含氢的硅酸盐或含甲基的硅酸盐。

在基底100上形成介电层102之后，在介电层102上形成一层衬层110例如为化学气相沉积法形成含氟玻璃层或氮化硅层，其中衬层110的优选材料为含氟玻璃或是硬度的材料。而介电层102与衬层110的厚度比例可视所需求的介电常数总值加以调整，在不改变介电层102的介电常数的情况下，介电层102与衬层110的优选厚度比例约为10∶1左右。

在介电层102上形成衬层110，由于此衬层110可提供一较高的硬度，因此后续在导线接合工艺中，衬层110可以提供一相对应力以提高导线与焊垫之间的粘着性。此外，调整介电层102与衬层110的厚度比约为10∶1，将可使介电层102的介电常数不会因衬层的存在而改变，且可达到提高介电层102的硬度的目的。另外，因为介电层102为低介电常数的材料，具有多孔性质，而容易使得水气进入，造成介电层102的介电常数不稳，甚至产生漏电流的问题，因此在介电层102上形成衬层110也可以避免水气进入介电层102之中。

除了在介电层102与焊垫104间形成衬层110，可提供导线接合工艺时的应力，以提供导线与焊垫间的粘着性，而介电层102提供良好的弹性，可避免芯片在导线接合过程中产生碎裂。

在介电层102上形成衬层110之后，在衬层110上形成焊垫104。形成焊垫104的方法例如以化学气相沉积法形成导电层，再定义此导线层而形成。而此焊垫104是用来电连接基底中的半导体元件与外界的封装支架。