[发明专利]用于叠层测量的方法和设备

说明书

一般地说，本发明涉及光学测量，具体地说，涉及图纹的叠层测量。

现有技术的半导体器件和集成电路含有多层结构，其尺寸小于一个微米。不同层的准确对准对于所制造的半导体器件和电路的适当性能十分关键。为验证其准确对准，通常进行叠层测量。准确对准的欠缺一般导致叠层测量的限定并引发再加工。

叠层测量通过光学方法测量半导体晶片结构的不同层上叠层标记的相对位置。更具体地说，在该结构的各层上形成有矩形叠层标记。当两个相继层上的两个矩形叠层标记互相中心对准时，该两层即互相准确对准。矩形叠层标记也称作套箱式图纹(box-in-boxpattern)。就宽度、长度、图纹密度等而言，套箱式叠层图纹与晶片上的器件相关阵列图纹(device related array pattern)显著不同。另外，为了获得器件相关阵列图纹的最佳性能，需要优化例如金属印刷、刻蚀、剥离、填充等制作工艺。这会经常引起叠层标记整体性的降低。这些因素对叠层测量能力有不利的影响。另外，对尺寸小于一微米的套箱式图纹的边缘位置进行光学测量是困难的。

因此，最好能提供在亚微米范围易于实施的叠层测量方法和设备。叠层测量的能力最好不受半导体器件制作工艺的不利影响。并且设备最好简单便宜。

一般地，本发明提供了一种用于叠层测量的方法和设备。根据本发明，在需彼此对准的不同面或层上形成重复图纹。这些图纹用作叠层对准标记。优选地，不同面上的重复叠层标记具有彼此大致相等的周期。另外，它们最好大致等于产品图纹(product pattern)的周期。图像处理器将重复叠层标记的图像转换成相位图像。通过分析不同面上的重复叠层标记之间的相位差来进行所述的叠层测量。

图1示意画出了根据本发明的叠层对准标记；

图2示意画出了根据本发明的另一叠层对准标记；

图3为根据本发明的叠层测量设备的方框图；以及

图4为根据本发明的另一叠层测量设备的方框图。

应当指出，附图不必按比例画出，并且图中具有相同功能的元件采用相同的数标表示。

下面说明本发明的优选实施例，采用在半导体晶片上形成叠层测量结构作为例子。应当理解，本发明的应用并不局限于半导体器件制作工艺，也可以应用于多层设计图纹的对准测量。

图1为表示根据本发明的叠层对准标记12的示意图。作为例示，标记12形成在半导体晶片(未画出)上。标记12为一个重复图纹14的阵列。图纹14的阵列12按行排列。在每一行中，两个相邻图纹14之间的距离称作阵列12的间距17。图纹14的相邻行之间的距离称作阵列12的深度19。阵列12的间距17和深度19构成阵列12的周期。图纹14的阵列12可以是更大的重复图纹阵列的一个部分。

图2为表示根据本发明的叠层对准标记22的示意图。作为例示，标记22如图1中所示标记12一样形成在半导体晶片(未画出)上，或者形成在掩模(未画出)上。如同标记12，标记22为一个重复图纹24的阵列。图纹24的阵列22按行排列。在每一行中，两个相邻图纹24之间的距离称作阵列22的间距27。图纹24的相邻行之间的距离称作阵列22的深度29。阵列22的间距27和深度29构成阵列22的周期。图纹24的阵列22可以是更大的重复图纹阵列的一个部分。

优选地，阵列12与22的周期彼此大致相等。换句话说，阵列12的间距17与阵列22的间距27最好彼此大致相等，阵列12的深度19与阵列22的深度29最好彼此大致相等。为了在优化制作工艺的过程中保持阵列12和22的整体性，阵列12和22的周期最好与半导体晶片上的器件相关阵列图纹的周期大致相同。间距17和27以及深度19和29一般在数十微米量级至数百微米量级的范围内。

如图1所示，两个相邻行中图纹14的位置彼此偏移。移位沿基本平行于图纹14的行的方向，其幅度约等于间距17的一半。类似地，图2显示沿基本平行于图纹24行的方向图纹24两个相邻行的位置发生偏移。应当理解，这些图纹结构并不构成对本发明的限制。根据本发明，图纹14的阵列12和图纹24的阵列22可以具有任意的重复结构。例如，在阵列12的两个相邻行之间图纹14位置的偏移可以为任意值，比如为间距17的1/4、间距17的1/3、间距17的3/5等等。而且，阵列12不同行的图纹14可以互相对准。类似地，阵列22不同行的图纹24可以互相对准或者互相偏移一个任意的值。