[发明专利]采用单错转向校正的维特比译码

说明书

本发明涉及数字通信蜂窝系统，更确切地说，涉及数字通信系统中采用的纠错译码器。

众多通信系统接收机使用维特比算法，通过卷积编码的正向纠错技术，来译码在相应发射机中生成的符号。已证明维特比算法在接收机提供最初进入发射机卷积编码器的比特序列的最大似然估计。本质上，如果接收机能够(或愿意)对传输的比特序列仅做一个估计，那么就统计意义而言，维特比算法产生的估计比任何其他估计方法更准确。

许多采用卷积编码作为正向纠错技术的通信系统，通常以由几十比特或几千比特组成的固定长度的数据包传送数据。可以对以上比特数据包附加一个较小的块代码，如循环冗余代码(CRC)，作为纠错设备。在传输前，使比特数据包和附加的块代码一起通过发射机的卷积编码器。

纠错码的目的是用来表示是否有理由相信，传输信道对数据包造成的讹误已经达到正向纠错技术不能恢复的程度。通常，纠错码的能力仅局限于得出是否在收到的数据包和译码数据包中检测到错误，纠错码并不能够确定数据包中出现错误的位置，也不能确定译码比特中的错误数。如果在通过维特比算法译码后，附加的错误检测块代码表示未在传输的数据包中发现错误，则接收该正确的数据包。如果在通过维特比算法译码后，附加的错误检测块代码表示在传输的数据包中发现错误，通常将拒绝整个有讹误的数据包，导致数据包(或帧)删除。

在接收机出现数据包删除，表示所传输比特的最大似然序列(即维特比算法输出的比特序列)并不是所传输比特的正确序列。换句话说，在接收机生成发射机所发送比特之“最佳猜测”的维特比算法，作出了错误猜测。

如果能够通过纠错码提供的证据，确定通过标准维特比算法不能成功译码数据包，则通过根据不同于标准维特比算法的其他方法，如不生成最初进入发射机卷积编码器的比特序列的最大似然估计的译码方法，可以改进接收机的性能。人们提出了许多此类算法，包括各种列表维特比译码器。

例如，“List Viterbi Decoding Algorithms with Application(列表维特比译码算法及其应用)”，作者Seshadri等，IEEE通信学报，Vol.42，No.2/3/4，1994年2/3/4月，中说明的列表维特比译码器，不仅记录所传输比特的最佳(最大似然)序列，而且还记录第二最佳序列，第三最佳序列，第四最佳序列，直到第L个最佳序列，其中L为大于1的整数。在译码后，利用用于评估最大似然序列的同一纠错码评估以上序列，并且如果发现没有错误的序列，则从接收机中输出该序列作为最大似然序列。列表维特比译码器提供的接收机性能改进是以附加的处理电路和译码操作为代价的。

本发明的目的在于提供一种递归技术，该技术超过普通维特比算法和各种常规列表维特比译码器的性能，并且其计算量更少物理复杂度更低。

具体而言，本发明的目的在于提供一种递归技术，该技术不需要附加电路或处理来连续记录L条最佳路径的连续。如果最大似然(ML)路径使帧的质量度量失败，则使用生存者(survivor)(回溯)存储器中存储的现有生存者(回溯)信息搜索格子。递归算法中的迭代包括沿ML路径回溯到某个特殊阶段，然后偏离ML路径并遵循新的偏移路径上的生存者信息，最后检查完全译码的帧，以查看该帧的质量度量对该帧是否是可接受的。可以对格子中的各阶段执行相同的回溯步骤，以便每次从ML路径的不同阶段偏离。

本发明的递归维特比技术的累加—比较—选择操作与常规维特比译码器的操作相同。以常规维特比译码器中存储回溯信息的相同方式存储回溯信息。然而，本发明的递归维特比技术的回溯操作与其完全不同。事实上，为了改进最初传输的数据序列的估计，使其超过常规维特比译码器，可以通过回溯信息的存储格子进行多次回溯。在本发明的递归回溯技术中：

—执行标准回溯，与常规维特比译码器中的所述算法相同。纠错码(通常为CRC码)用于确定译码帧中的某些比特是否错误。如果错误检测代码表示译码帧中没有错误，则无需执行更多的回溯操作，并且输出最大似然译码序列作为所传输数据序列的估计；以及