[发明专利]正交频分复用发送/接收系统及其块编码方法无效
| 申请号: | 00104674.8 | 申请日: | 2000-03-27 |
| 公开(公告)号: | CN1273466A | 公开(公告)日: | 2000-11-15 |
| 发明(设计)人: | 金真淑 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H04J11/00 | 分类号: | H04J11/00 |
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 付建军 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 正交 频分复用 发送 接收 系统 及其 编码 方法 | ||
1.一个正交频分复用(OFDM)发送系统,包括:
一个块编码器,用于根据一个预定的匹配规则将长度为U的二进制数据编码成可以被表示为一组n比特的V-ary数据;
一个串行到并行转换器,用于将V-ary数据转换成并行数据;
一个V-ary调制器,用于对并行接收的V-ary数据进行V-ary调制,以产生具有U个子符号的一个正交频分复用(OFDM)符号;和
一个发送器,用于发送OFDM符号。
2.如权利要求1的OFDM发送系统,其中块编码器是用于保存V-ary数据并可以将一个所接收的二进制数据作为地址输出V-ary数据的一个码本保存单元,其中V-ary数据可以被表示为一组n比特,并且可以相应于一个所接收的二进制数据而输出。
3.如权利要求2的OFDM发送系统,其中在码本保存单元前面,块编码器进一步包括:
一个V-ary数据产生器,用于产生可以被表示为一组n比特的V-ary数据;
一个OFDM符号产生器,用于通过对V-ary数据进行V-ary调制和反快速傅立叶变换(IFFT)来产生一个OFDM符号;
一个判断器,用于判断OFDM符号是否满足一个预定条件,如果OFDM符号满足预定条件,就将OFDM符号划分为一个候选码字;和
一个码字提取器,用于从候选码字中提取具有一小比特改变的2U个码字,
其中被提取的码字被作为V-ary数据,被保存在码本保存单元中、用二进制数据作为一个地址的相应位置上。
4.如权利要求3的OFDM发送系统,其中判断器判断OFDM符号的峰值功率对平均功率的比是否小于或者等于一个预定值。
5.如权利要求1的OFDM发送系统,其中如果用于保存与可接收二进制数据相应的输出V-ary数据的一个码本被分段成预定区域,分段区域可以用通过根据Karnaugh map的二进制数据的每一个比特来建立的一第一逻辑方程来表示,通过使用第一逻辑方程和二进制数据比特的一第二逻辑方程可以表示V-ary数据的每一个比特,块编码器由多个与门,多个或门和多个非门构成以满足第二逻辑方程。
6.一个正交频分复用(OFDM)接收系统,包括:
一个预处理器,用于对经过U个载波被发送的一个OFDM符号进行预处理,以使OFDM符号能够适合于解调;;
一个V-ary解调器,用于对被预处理的OFDM信号进行V-ary解调,以产生可以被表示为一组n比特的V-ary数据;
一个并行到串行转换器,用于将V-ary数据转换为串行数据;和
一个块解码器,用于根据一个预定匹配规则,将串行V-ary数据解码为N个长U的二进制数据。
7.如权利要求6的OFDM接收系统,其中块解码器是一个码本保存单元用于保存将相应所接收的V-ary数据输出的二进制数据,以帮助输出与所接收的V-ary数据相应的、长度为U的二进制数据。
8.如权利要求6的OFDM接收系统,其中如果用于保存与将被接收的V-ary数据相应的输出的二进制数据的一个码本被分段成预定区域,分段区域可以用通过根据Karnaugh map的V-ary数据的每一个比特来建立的一第一逻辑方程来表示,通过使用第一逻辑方程和V-ary比特的一第二逻辑方程可以表示二进制数据的每一个比特,块解码器由多个与门,多个或门和多个非门构成以满足第二逻辑方程。
9.用于OFDM发送的一个块编码方法,包括:
产生可以表示为一组n比特的V-ary数据;
通过对V-ary数据进行调制和反快速傅立叶变换,来产生一个OFDM符号;
判断OFDM符号是否满足一个预定条件,并且如果OFDM符号满足预定条件,就将OFDM符号划分为一个候选码字;
从候选码字中提取数目与可接收二进制数据总数相同的码字,提取顺序是其比特发生小部分改变的码字;和
通过将被提取的码字与每一个可接收二进制数据进行匹配来形成一个码本。
10.如权利要求9的用于OFDM发送的一个块编码方法,其中用于将OFDM符号划分为候选码字的条件是关于OFDM符号的峰值功率对平均功率的比是否小于或者等于一预定值的一个判断。
11.如权利要求9的用于OFDM发送的一个块编码方法,进一步包括:
将码本分段成预定区域;
用通过二进制数据的每一个比特而建立的第一逻辑方程来表示分段区域;
用通过分段区域和二进制数据比特而建立的一第二逻辑方程来表示码字的每一个比特;和
用多个与门,多个或门和多个非门来构造满足第一和第二逻辑方程的一个块编码器,以使当接收二进制数据时输出码字。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/00104674.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:直线加速器
- 下一篇:智能节水箱与洗脸池一体机





